Računalstvo temeljeno na umjetnoj inteligenciji ulazi u fazu u kojoj se energetska učinkovitost više ne može tretirati kao sporedna tema. Trening i izvođenje modela generativne umjetne inteligencije, dubokog učenja i računalnog vida guraju potrošnju električne energije podatkovnih centara prema razinama usporedivim s potrošnjom cijelih država. Procjene pokazuju da su podatkovni centri u 2024. godini potrošili oko 415 teravatsati električne energije, a do kraja desetljeća ta bi se brojka mogla više nego udvostručiti. U tom kontekstu svaki vat ušteđen na razini čipa postaje strateški važan.

Skupina istraživača s Massachusetts Institute of Technology (MIT) zato je razvila novu platformu za integraciju elektronike koja pokušava riješiti problem tamo gdje nastaje – u samoj arhitekturi čipa. Umjesto da logičke komponente i memoriju drže odvojeno, kao u klasičnim sklopovima, oni ih vertikalno slažu u kompaktan, trodimenzionalni “stog” izgrađen iznad već postojećeg kruga. Novi pristup omogućuje da se tranzistori i memorijski elementi postave jedan povrh drugoga u stražnjem dijelu čipa, čime se drastično skraćuje put kojim podaci putuju i smanjuju gubici energije.

Ključ ove tehnologije je kombinacija novog materijala – amorfnog indijeva oksida – te pažljivo optimiziranog procesa izrade koji radi na znatno nižim temperaturama od klasične CMOS tehnologije. Time se otvara mogućnost nadogradnje već gotovih silicijskih sklopova dodatnim “katovima” logike i memorije, bez uništavanja tranzistora izrađenih u prednjem dijelu linije procesa. Rezultat je elektronička platforma koja obećava brže računanje, manju potrošnju energije i veću gustoću integracije, posebno privlačnu za primjene poput generativne AI, dubokog učenja i obrade slike u stvarnom vremenu.

Usko grlo klasične arhitekture: razdvojena logika i memorija

Većina današnjih računalnih sustava i dalje se oslanja na arhitekturu koja logiku (procesor) i memoriju smješta u fizički odvojene blokove. Logički tranzistori izvršavaju instrukcije, dok memorijski elementi – bilo da je riječ o SRAM-u, DRAM-u ili flashu – služe za pohranu podataka i modelskih parametara. Svaki put kad procesor treba podatak, on mora “putovati” kroz mrežu vodova, međuspojeva i sabirnica. Ovaj stalni promet informacija između logike i memorije poznat je kao von Neumannovo usko grlo i danas je jedan od glavnih izvora neučinkovitosti.

Kako modeli postaju sve veći, a količina podataka eksponencijalno raste, energetska cijena samog pomicanja bitova postaje veća od cijene računanja. Analize pokazuju da značajan dio energije u podatkovnim centrima odlazi upravo na prijenos podataka unutar čipa, između čipova, te prema i iz vanjske memorije. Usto, svaki dodatni skok između razina hijerarhije memorije uvodi kašnjenja i ograničava ukupnu brzinu sustava. Stoga se sve veći dio istraživanja usmjerava prema konceptu računalstva “u memoriji” i prema trodimenzionalnoj integraciji koja skraćuje put podataka.

Standardni CMOS čipovi strogo su podijeljeni na prednji i stražnji dio procesa. U prednjem dijelu (front-end-of-line) izrađuju se aktivne komponente poput tranzistora i kondenzatora, dok stražnji dio (back-end-of-line) služi za navođenje vodova, međuspojeva i metalizacije koji povezuju te komponente u funkcionalne sklopove. Iako je tijekom godina stražnji dio procesa doživio značajna poboljšanja, on i dalje služi primarno kao “autocesta za elektrone”, a ne kao aktivna zona u kojoj se odvija izračun.

Problem nastaje kad želimo iznad već formiranih tranzistora u prednjem dijelu izgraditi dodatne aktivne slojeve. Klasični silicijski tranzistori zahtijevaju visoke temperature obrade, često više stotina Celzijevih stupnjeva, što bi nepovratno oštetilo ili uništilo uređaje koji se nalaze ispod. Zbog toga je vertikalno slaganje logike i memorije unutar istog čipa, s gustoćom prikladnom za suvremene AI akceleratore, do sada uglavnom ostajalo u domeni teorije i simulacija.

Nova strategija: aktivne komponente u stražnjem dijelu čipa

MIT-ov tim odlučio je “preokrenuti” uobičajeni pristup i iskoristiti stražnji dio procesa kao prostor za ugradnju dodatnih aktivnih slojeva. Umjesto da pokušavaju ponovno peći silicij na visokim temperaturama, istraživači su razvili tranzistore koji se mogu izraditi na temperaturama oko 150 stupnjeva Celzijusa, izravno na strukture stražnjeg dijela. Tako nastaje dodatni sloj logike i memorije koji se nalazi iznad postojećeg CMOS sklopa, ali ga ne oštećuje.

Osnovna ideja jest da se na već završen čip, na kojem su klasični silicijski tranzistori i dalje zaduženi za dio posla, dodaju novi slojevi tranzistora i memorije u stražnjem dijelu. Ti slojevi preuzimaju energetski najintenzivnije zadatke – primjerice lokalnu obradu podataka i pohranu parametara neuronskih mreža – dok se osnovna logika u prednjem dijelu koristi kao “sidro” cijelog sustava. Rezultat je hibridna arhitektura u kojoj se različiti materijali i tehnologije međusobno nadopunjuju.

Da bi takav pristup uspio, potrebno je pronaći materijale koji zadržavaju dobre elektroničke karakteristike i pri vrlo malim dimenzijama, ali se istovremeno mogu taložiti na niskim temperaturama. Upravo tu na scenu stupa amorfni indijev oksid, materijal koji posljednjih godina privlači veliku pozornost kao kandidat za tranzistore u stražnjem dijelu linije procesa i u monolitnoj 3D integraciji.

Amorfni indijev oksid: kanal debljine dva nanometra

Amorfni indijev oksid pripada skupini amorfnih oksidnih poluvodiča, materijala koji nude kombinaciju visoke pokretljivosti naboja, dobrog skaliranja i mogućnosti taloženja u tankim slojevima pri relativno niskim temperaturama. U MIT-ovom radu ovaj materijal preuzima ulogu aktivnog kanala tranzistora izrađenih u stražnjem dijelu čipa. Kanal je sloj u kojem se odvija ključna funkcija tranzistora – kontrolirano uključivanje i isključivanje toka elektrona između izvora i odvoda.

Istraživači su uspjeli formirati sloj amorfnog indijeva oksida debljine oko dva nanometra, što je otprilike desetak atomski slojeva. U tom režimu ultra tankih filmova svaki defekt u mreži materijala ima razmjerno velik utjecaj na ponašanje uređaja. Posebno su važni tzv. kisikovi vakancije – mjesta u mreži gdje nedostaje atom kisika – jer upravo ti defekti mogu djelovati kao donorska mjesta koja osiguravaju slobodne elektrone potrebne za provođenje struje.

Za ispravan rad tranzistora potrebno je pronaći ravnotežu: premalo vakancija znači da je kanal preslab vodič i da se uređaj teško uključuje, dok previše defekata dovodi do curenja struje, nestabilnosti i povećane potrošnje energije u isključenom stanju. MIT-ov tim zato je velik dio rada posvetio preciznoj kontroli procesa taloženja i naknadne obrade amorfnog indijeva oksida, kako bi broj i raspodjela defekata bili točno onakvi kakvi su potrebni za stabilan rad na nanometarskim razmjerima.

Rezultat je iznimno mali tranzistor sa slojem kanala od svega nekoliko nanometara, koji se može pouzdano prebacivati između stanja uključenja i isključenja uz vrlo malo dodatne energije. Prema istraživačima, tako optimirani tranzistori postižu performanse usporedive, pa i bolje od trenutno najnaprednijih rješenja u svojoj klasi, uz manju potrošnju energije po operaciji.

Memorija integrirana u tranzistor: ferolelektrični hafnij-cirkonij-oksid

Na temelju istog pristupa, istraživači su napravili i tranzistore s ugrađenom memorijom, također u stražnjem dijelu čipa. Ti takozvani memorijski tranzistori imaju dimenzije reda veličine 20 nanometara, a kao ključni memorijski sloj koriste ferolelektrični hafnij-cirkonij-oksid. Riječ je o materijalu koji može zadržati dva stabilna stanja električne polarizacije, što ga čini pogodnim za niskoenergetske, nehlapljive memorije.

Ferolelektrični hafnij-cirkonij-oksid (HfZrO ili HZO) u posljednjih je desetak godina postao jedna od zvijezda istraživanja u području memorija nove generacije. Za razliku od starijih ferolelektričnih materijala, ovaj spoj je kompatibilan sa standardnim CMOS procesom i može se kristalizirati pri temperaturama koje su dovoljno niske da ne oštete postojeće strukture u stražnjem dijelu linije procesa. Zbog toga se HZO sve češće spominje kao kandidat za integraciju ferolelektričkih memorija izravno na logičke čipove.

U MIT-ovoj demonstraciji ferolelektrični sloj hafnij-cirkonij-oksida dodan je iznad kanala od amorfnog indijeva oksida, čime je stvoren kompaktan memorijski tranzistor. Promjenom polarizacije ferolelektričnog sloja mijenja se efektivni prag uključenja tranzistora, što omogućuje pohranu logičkih stanja bez potrebe za stalnim osvježavanjem. Takav pristup kombinira funkcije logike i memorije u istom fizičkom elementu, pa se isti tranzistor može koristiti i za obradu podataka i za njihovu pohranu.

Ovi memorijski tranzistori pokazuju iznimno brzo prebacivanje stanja, reda veličine deset nanosekundi, što je toliko brzo da se približava ograničenjima mjernih instrumenata korištenih u eksperimentu. Još je važnije da se ta promjena stanja postiže pri znatno nižim naponima nego kod sličnih uređaja, što dodatno smanjuje ukupnu potrošnju energije.

Energetska dobit: manje gibanja podataka, više računanja po džulu

Spajanje logike i memorije u vertikalno složenoj strukturi dramatično utječe na energetski profil sustava. Kad tranzistor može lokalno pohraniti podatak koji upravo obrađuje, nema potrebe da se bitovi neprestano šalju kroz čip i prema vanjskoj memoriji. Svaki eliminirani skok kroz hijerarhiju memorije znači manje gubitaka u vodovima i međuspojevima, manje zagrijavanje i manje trošenje energije na hlađenje.

Za AI akceleratore, u kojima se isti parametri modela i isti blokovi podataka čitaju i pišu milijarde puta tijekom rada, ova razlika može biti presudna. Procjene globalnih organizacija pokazuju da bi potrošnja električne energije podatkovnih centara mogla do 2030. porasti na oko 950 teravatsati godišnje, ponajprije zbog rasta AI radnih opterećenja. Čak i relativno mali postotak uštede po čipu, na razini nekoliko desetaka posto manje potrošnje po operaciji, može se pretvoriti u značajne uštede na razini cijelih podatkovnih centara i energetskih sustava.

MIT-ov pristup stoga se uklapa u širu strategiju “efikasnog AI-ja”, u kojoj se ne računa samo na obnovljive izvore energije i bolju infrastrukturu, već i na znatno učinkovitije računalo u samoj silicijskoj osnovi. Vertikalnim slaganjem tranzistora i memorije moguće je ostvariti više operacija po džulu energije, bez nužnog povećanja takta ili dodavanja sve većeg broja konvencionalnih jezgri.

Povezivanje s globalnim trendovima u poluvodičkoj industriji

Rad MIT-ova tima nadovezuje se na snažan istraživački val koji posljednjih godina traži načine kako iskoristiti amorfne oksidne poluvodiče i ferolelektrične materijale u stražnjem dijelu procesa za monolitnu 3D integraciju. Brojne akademske skupine i industrijski laboratoriji već su pokazali da se indijev oksid i srodni materijali mogu taložiti u ultratankim slojevima, uz visoku pokretljivost nositelja naboja i stabilan rad pri niskoj potrošnji.

Paralelno se intenzivno istražuju ferolelektrične memorije bazirane na hafnij-oksidu i hafnij-cirkonij-oksidu. One nude nehlapljivu pohranu podataka, mogućnost rada pri niskim naponima i kompatibilnost s postojećim silicijskim tehnologijama. Najnoviji pregledi iz literature pokazuju da ferolelektrični tranzistori mogu postići vremena prebacivanja reda nekoliko nanosekundi, rad s naponskim razinama ispod pet volti i izdržljivost od milijardi ciklusa, što ih čini ozbiljnim kandidatima za buduće ugradbene memorije i računalstvo u memoriji.

MIT-ova demonstracija kombinira ove trendove u jednom sustavu: koristi amorfni indijev oksid za izgradnju niskotemperaturnih tranzistora u stražnjem dijelu čipa i hafnij-cirkonij-oksid za implementaciju kompaktne ferolelektrične memorije. Uz to, istraživači su u suradnji s partnerima razvili i modele performansi ovih tranzistora, što je ključan korak prema tome da se ovakvi elementi ugrade u veće sklopove, poput akceleratora za neuronske mreže ili specijaliziranih procesora za računalni vid.

Od istraživačkog prototipa do industrijske primjene

Novi tranzistori i memorijski elementi predstavljeni su na uglednom skupu IEEE International Electron Devices Meeting (IEDM), koji se smatra jednim od glavnih mjesta na kojem industrija i akademska zajednica razmjenjuju rezultate o budućnosti poluvodičke tehnologije. Činjenica da su u radu sudjelovali istraživači s MIT-a, Sveučilišta Waterloo i industrijskog giganta Samsung Electronics pokazuje da se ideja vertikalnog slaganja logike i memorije u stražnjem dijelu čipa već vrlo ozbiljno razmatra i izvan laboratorija.

Put od istraživačkog prototipa do komercijalnog proizvoda ipak je dug. Potrebno je dokazati pouzdanost uređaja na milijardama ciklusa, pokazati da se novi materijali mogu reproducibilno izrađivati u velikim serijama te integrirati dizajnerske alate koji će inženjerima omogućiti korištenje ovih tranzistora i memorija u stvarnim projektima. Modeliranje performansi, na kojem rade MIT i partneri, jedan je od prvih koraka: ono omogućuje da se već danas simuliraju sklopovi koji bi koristili ovakve elemente i procijeni njihova korist u odnosu na klasične arhitekture.

Industrija poluvodiča istovremeno istražuje i druge pristupe trodimenzionalnom slaganju – od naprednih memorijskih tehnologija do logičkih tranzistora koji se slažu jedni na druge u komplementarnim strukturama. Međutim, rješenja koja se mogu integrirati u postojeće CMOS procese, bez drastičnih promjena u proizvodnim pogonima, imaju najveće šanse za brzu adopciju. U tom smislu, amorfni oksidni poluvodiči i hafnij-cirkonij-oksid imaju važnu prednost jer se već uklapaju u postojeću infrastrukturu.

Sljedeći koraci: skaliranje, optimizacija i nove funkcionalnosti

Istraživački tim iz MIT-a već je najavio da idući koraci uključuju daljnje poboljšanje performansi tranzistora izrađenih u stražnjem dijelu, kao i finiju kontrolu svojstava ferolelektričnog hafnij-cirkonij-oksida. Cilj je istodobno povećati brzinu rada, smanjiti potrebne napone i zadržati stabilnost tijekom dugotrajnog rada. Pri tome će važnu ulogu imati i razumijevanje fundamentalne fizike na razini pojedinih ferolelektričnih domena u nanometarskim strukturama.

Posebno je zanimljivo što ovi minijaturni memorijski tranzistori služe ne samo kao funkcionalni elementi, nego i kao eksperimentalna platforma za proučavanje fizike ferolelektrika u ekstremno skaliranim dimenzijama. Promatranjem kako se domene ponašaju u strukturama veličine svega nekoliko desetaka nanometara, istraživači mogu testirati teorijske modele i osmisliti nove načine kako iskoristiti ferolelektričnost u računalstvu, senzorima ili neuromorfnim sklopovima.

U širem smislu, rad MIT-ova tima dio je globalne utrke za novim materijalima i arhitekturama koje bi mogle nadomjestiti ili nadograditi silicij kad se približimo fizičkim granicama njegova skaliranja. Kombinacija trodimenzionalne integracije, novih poluvodiča i ferolelektričkih memorija nudi put prema čipovima koji istodobno pružaju veću procesorsku snagu, manju potrošnju energije i fleksibilniju organizaciju podataka – upravo ono što je potrebno kako bi se generativna umjetna inteligencija i drugi podatkovno intenzivni alati mogli razvijati bez izazivanja energetske krize.

Iako će proći vrijeme prije nego što ovakvi tranzistori i memorije zažive u masovnim proizvodima, smjer je jasan: buduće generacije računalnih sustava sve će više nalikovati slojevitim strukturama u kojima se podaci obrađuju tamo gdje nastaju, a granica između logike i memorije postupno nestaje. U tom scenariju, rješenja poput MIT-ove platforme za slaganje tranzistora i memorije u stražnjem dijelu čipa mogu odigrati važnu ulogu u održavanju rasta računalne snage, uz istodobno držanje pod kontrolom potrošnje energije.